什么是寄生电容(Parasitic Capacitance)？
寄生电容，在电路中，是导体在电介质（通常是空气）之间起板作用的额外效应，当频率较高时，它会成为一个问题，因为存在的非常小的分布电容在这些频率下会有较低的阻抗。这种影响可以在电路设计中加以解决在这一阶段，元件的定位可能...
寄生电容，在电路中，是导体在电介质（通常是空气）之间起板作用的额外效应，当频率较高时，它会成为一个问题，因为存在的非常小的分布电容在这些频率下会有较低的阻抗。这种影响可以在电路设计中加以解决在这一阶段，元件的定位可能会降低影响，从而达到令人满意的运行效果。
寄生电容在更高频率下成为一个问题电容器可分为集总元件或分布元件。作为集总元件，这些电容器被视为局限于某些元件；对于分布电容，在元件和电路设计中需要计划。当一个电感器被制造出来时，总有一个分布电容；这可以被认为是一个寄生电容。一个理想的电感器的分布电容为零，因此，它将在无穷远附近的频率处共振。这是众所周知的由于绕组的分布电容，大多数电感的谐振频率是非无穷大的。射频寄生电容（射频）放大器可能会导致这些放大器由于寄生损耗而具有低增益。在某些情况下，它可能会导致这些放大器振荡在寄生电容的情况下，现实世界中的实际电路是在设计阶段绘制的电路加上对地或电路各点之间的电容。在某些情况下，解决方法是简单地减少某个电路位置的集中电容。对于其他情况，解决方案可以是增加一个电感以保持一定的通频带。有些情况下，电子元件的特性可以补偿寄生电容。例如，由于寄生电容而降低的射频输出可以通过使用高增益晶体管来增加，寄生电容的奇数效应可以通过增加电路级来补偿。寄生元件可能由于导体的接近或迹线、导线的长度而存在，为了减少发现寄生元件的机会，通常的方法是缩短导体长度，减小元件的表面积和印刷电路板上的痕迹。基于上述避免过度寄生效应的实践，元件和PCB线路的小型化已成为一种标准做法。在数字开关电路中，数字信号的上升时间和下降时间极大地影响可达到的最高速度。数字设备输入和输出上的寄生电容增加了上升和下降的时间。另一种选择是使用可以注入更高电流的输出设备来补偿寄生电容。不幸的是，这该方法增加了直流（DC）功耗这就解释了为什么高速数字电路通常需要大量的直流电流。
寄生电容在更高频率下成为一个问题电容器可分为集总元件或分布元件。作为集总元件，这些电容器被视为局限于某些元件；对于分布电容，在元件和电路设计中需要计划。当一个电感器被制造出来时，总有一个分布电容；这可以被认为是一个寄生电容。一个理想的电感器的分布电容为零，因此，它将在无穷远附近的频率处共振。这是众所周知的由于绕组的分布电容，大多数电感的谐振频率是非无穷大的。射频寄生电容（射频）放大器可能会导致这些放大器由于寄生损耗而具有低增益。在某些情况下，它可能会导致这些放大器振荡在寄生电容的情况下，现实世界中的实际电路是在设计阶段绘制的电路加上对地或电路各点之间的电容。在某些情况下，解决方法是简单地减少某个电路位置的集中电容。对于其他情况，解决方案可以是增加一个电感以保持一定的通频带。有些情况下，电子元件的特性可以补偿寄生电容。例如，由于寄生电容而降低的射频输出可以通过使用高增益晶体管来增加，寄生电容的奇数效应可以通过增加电路级来补偿。寄生元件可能由于导体的接近或迹线、导线的长度而存在，为了减少发现寄生元件的机会，通常的方法是缩短导体长度，减小元件的表面积和印刷电路板上的痕迹。基于上述避免过度寄生效应的实践，元件和PCB线路的小型化已成为一种标准做法。在数字开关电路中，数字信号的上升时间和下降时间极大地影响可达到的最高速度。数字设备输入和输出上的寄生电容增加了上升和下降的时间。另一种选择是使用可以注入更高电流的输出设备来补偿寄生电容。不幸的是，这该方法增加了直流（DC）功耗这就解释了为什么高速数字电路通常需要大量的直流电流。
- 发表于 2020-08-16 13:35
- 阅读 ( 1551 )
- 分类：文化艺术
admin
0 篇文章
作家榜 »
-
xiaonan123
189 文章
-
汤依妹儿
97 文章
-
luogf229
46 文章
-
jy02406749
45 文章
-
小凡
34 文章
-
Daisy萌
32 文章
-
我的QQ3117863681
24 文章
-
华志健
23 文章